一种基于软件无线电的通用调制器的设计和实现
  作者:刘蓝天    来源:众智文化论文网     查看:219次 字体:
    摘要:介绍一种基于FPGA的软件无线电的通用调制器的设计方法,给出了总体设计方案,说明了系统功能在FPGA之间的划分及系统的工作流程,关键部分的硬件实现和软件设计,并给出了测量结果。
  关键词:软件无线电 调制器 数字频率综合器
  1、引言
  随着通信技术不断地从模拟向数字化转变,现代无线系统越来越多的功能靠软件实现,因此产生了新一代的无线通信技术—软件无线电(software radio)[1]。完整的软件无线电概念和结构体系是由美国MILTR公司的Jeo Mitola于1992年5月首次明确提出的。其基本思想是:将宽带A/D变换尽可能地靠近射频天线,即尽可能早地将接收到得模拟信号数字化,最大程度地通过软件来实现电台的各种功能。通过运行不同的算法,软件无线电可以实时地配置信号波形,使其能够提供各种语音编码、信道调制、载波频率、加密算法等无线电通信业务。
  这是一种全新的思想,它一经提出就受到了广泛的重视。但是,到目前为止,各国对软件无线电的研究还非常有限。由于软件无线电实现的前提是高度数字化,而现阶段的器件水平还不能达到要求,同时软件无线电的设计还缺乏统一的标准,因而只能利用软件无线电的思想,根据系统要求,对其结构适当调整,进行系统设计。理想软件无线电的组成结构如图1所示。
  图1 软件无线电结构框图
  软件无线电主要由天线,射频前端、高速A/D—D/A转换器、通用和专用数字信号处理器、低速A/D—D/A转换器以及各种接口和各种软件所组成。
  本文采用大规模可编程逻辑阵列(FPGA)和其他数字集成芯片相结合的设计方法和分层的设计思想,给出了一种基于软件无线电的通用调制器的设计和实现方法,并给出了系统的测试结果。
  2、设计方案
  2.1方案框图
  通用调制器总体方案框图如图2所示。
  图2 总体方案框图
  系统使用的主要器件有三个:可编程逻辑器件(FPGA)、可编程数字频率合成器和D/A变换器。其中的一个主要芯片:FPGA为通用可编程器件。这样,在系统设计时,存在着通用器件的功能定义问题。为了使系统的功能在器件之间进行合理的分配,充分、有效地利用芯片资源,并使系统设计简单、清晰,在软件无线电体系结构的基础上采用了分层的设计方法,将系统的结构分为两层:配置层和处理层。
  2.1.1配置层
  配置层用来给处理层配置参数,由通用PC机完成。PC机将综合编译生成的文件通过其并口下载电缆传送到FPGA,并由FPGA配置数字频率合成器需要的各个参数值。
  2.1.2处理层
  处理层由FPGA、数字频率合成器和D/A转换器组成。当FPGA和数字频率合成器的参数配置完后,处理层脱离配置层单独工作。由FPGA产生对应特定比特流、特定调制方式的基带调制信号,并产生特定的控制时序信号来控制调制器的工作模式和控制数字频率合成器的工作频率,再将已调制的基带信号送至D/A变换器将数字信号变为模拟已调信号输出。
  2.2工作过程
  系统上电后,配置芯片就开始向FPGA传送配置数据,等配置完毕后FPGA就开始正常工作,同时完成对数字频率合成器的频率参数的配置。具体的工作流程如下图3所示。
  图3 FPGA工作流程图
  3、硬件实现
  系统的硬件结构比较简单,与总体方案框图的结构基本相同。主要器件有:Altera公司的FPGA芯片EP1K100QC208-3和FPGA的配置芯片EPC2LC20、AD公司的数字频率合成器AD9852AST和D/A转换器AD9762AR以及一些其他的外围电路。
  本设计充分考虑了系统与外界接口的设计,使系统具有很好的开放性和灵活性。
  AD9852AST有许多数据线、地址线和控制信号线,使得它可以通过FPGA的控制可以很方便的改变AD9852AST的工作频率和工作模式。
  在EP1K100QC208-3的内部逻辑设计中,有一个随机比特流产生模块,在这个模块中设计了比特流信号的输入接口,使系统既可以对自身产生的比特流进行调制,也可以对外部输入的比特流进行调制。这些参数的改变都要通过接口电路来实现。
  另外,在EP1K100QC208-3和AD9852AST的参考时钟输入引脚也设计了外部接口,通过这些接口可以使用外部时钟信号方便地控制调制器工作的参考时钟,适应用户差异化的需求。
  4、软件实现
  软件的编写是基于BPSK和QPSK的调制理论来实现的,现简单论述一下其调制方式的基本理论知识
  4.1二进制移相键控(BPSK)
  若正弦载波的相位随二进制数字基带信号离散变化,则产生二进制移相键控(BPSK)信号。通常用已调信号载波的0和 相分别表示二进制数字基带信号的1和0,二进制移相键控信号的时域表达式为
  其中, 。
  4.2四进制移相键控(QPSK)
  它是利用载波的多种不同相位来表征数字信息的方法。四相调制波形可以表示为
  系统的软件设计包括两大部分:FPGA的内部逻辑和控制设计以及系统的参数计算和配置。FPGA的内部设计主要完成从基带比特流信号产生一直到对应不同调制方式、不同信息比特、不同码率的I、Q信号的产生,另外还包括总线控制逻辑信号产生等。
  系统工作模式的控制参数主要有三个:调制方式、基带比特流速率和载波频率。这三个参数由外部控制器通过接口电路传给FPGA。它们处在最顶层,是确定下层各个参数的基本依据。
  FPGA内部参数也有三个:基带比特流速率与FPGA参考时钟频率的比值、基带比特流串并转换的位数和基带信号在查找表中的起始地址。这三个参数分别由基带比特流速率和调制方式决定。本文中所举例子的调制方式为BPSK和QPSK,基带波形为半占空的方波和3/4占空比的半余弦,基带比特流速率为160kb/s、1152kb/s和2304kb/s。这两种基带波形是通过查ROM表的方法获得的:先用Matlab计算出基带波形的数值,然后将这些数值存储在ROM表中,用时钟信号将这些数据依次从ROM中读取出,再通过D/A变换器就可以用示波器看到基带波形。
  数字频率合成器的参数,即AD9852AST的内部参数,包括频率控制字、工作模式和其他一些工作参数,这些参数分别根据系统的工作模式参数来确定。正确计算出上述各个参数,并配置到芯片EP1K100QC208-3和AD9852AST内部,就可以得到正确的已调信号。
  图4、图5分别显示了160kb/s、1152kb/s速率,调制方式为BPSK的时域基带波形;图6显示了2304kb/s速率,调制方式为QPSK的时域基带波形。
  图4 160kb/s、BPSK时域波形图
  图5 1152kb/s、BPSK时域波形图
  图6 2304kb/s、QPSK时域波形图
  5、测量结果
  本次试验用实时数字示波器—泰克的TDS7054对系统所产生的各种已调信号的波形进行了观测,上图给出了部分观测结果,包括BPSK、QPSK。
  试验证明这种基于软件无线电的多功能调制器的总体方案以及内部的软、硬件设计是正确和可行的,系统具有良好的开放性、通用性和可扩展性,得到的已调信号的各项指标满足技术要求。根据系统的工作模式要求,计算出最优的处理层参数,就会得到性能最佳的已调信号。
  参考文献
  [1]Mitola,J.,Thesoftwareradioarchitecture,IEEE Communications Magazine,Volume:33 Issue:5,May 1995,Page(s):26~38.
  [2] 樊昌信,吴成柯等编著.《通信原理》(第4版).国防工业出版社.

  • 上一篇论文:
  • 下一篇论文:
  •   相关论文
    没有相关论文